Diskussion:Joint Test Action Group

Der Links zum IEEE Standard ist tot :-(

Danke für dein Hinweiss, ich habe den Link nun entfernt.

Für Archivzwecke hier der alte Link:

http://standards.ieee.org/reading/ieee/std/testtech/1149.1-1990.pdf

-- MichaelFrey 18:06, 18. Jan. 2008 (CET)

TAP Controller State Diagram

Ich würde gerne das Bild des TAP Controller State Diagrams gegen eines in der üblichen Darstellungsweise tauschen (gegen dieses). Ich stolpere immer wieder über das jetztige Bild, das zwar hübsch die States minimiert, IMHO aber gerade dadurch dem Verständnis eher abträglich ist. Hat da einer was dagegen? --Rudolph H 18:09, 25. Jul. 2009 (CEST)

Ich war dann mal so frei... --Rudolph H 12:47, 3. Aug. 2009 (CEST)

Vorteile / Nachteile zum JTAG

Wie wäre es, wenn der Artikel JTAG eine Vergleichstabelle (JTAG mit 6Pin, JTAG mit 10Pin, Bootloader, weitere spezielle Programmierschnittstellen) enthalten würde??

Z.B. bietet JTAG bei einem uC zur Laufzeit scheinbar keine Möglichkeit Register oder Speicher einzusehen. Die Vergleichspunkte dieser Tabelle könnten also z.B. "Laufzeitmöglichkeiten", "zus. Hardware?",... sein.

Demjenigen Leser der nur sehr grundsätzliche Dinge erfahren möchte könnte man so viel Lesearbeit ersparen und den JTAG zunächst als "Blackbox" präsentieren: Was es kann, was möglich ist, was es nicht kann, was uC-spezifisch ist. (nicht signierter Beitrag von 84.163.31.192 (Diskussion) 12:57, 20. Okt. 2010 (CEST))

Diagramm Datenregister

Das untere Diagramm ("Diagramm eines JTAG Test Access Port mit den üblicherweise vorhandenen Datenregistern.") finde ich etwas verwirrend, da es suggeriert, alle Register würden geshifted. TDI und TCK sind ja direkt mit den Registern verbunden. Meiner Meinung nach sollte zumindest TCK über einen demux auf die Register verteilt werden, um unerwünschte Shift-Operationen zu unterdrücken.

Markus B.

-- 78.50.62.117 10:48, 5. Jun. 2010 (CEST)

Aus der FPGA-Schule kommend merke ich an: Clocks muxt man nicht, man nimmt ein Clock-Enable ;-). Der Einwand ist zwar nicht ganz unberechtigt, allerdings würde IMHO ein TCK-Multiplexer (oder Clock-Enable) das Verständnis nicht unbedingt fördern, da es die Zeichnung noch komplizierter macht - er ist, sozusagen, ein Opfer der Vereinfachung geworden. Rein technisch wäre eine Implementierung, bei der tatsächlich alle Register geshiftet werden, auch durchaus denkbar. --Rudolph H 21:51, 6. Jun. 2010 (CEST)

So gesehen ist das doch sowieso egal, ob alle Datenregister geshifted werden oder nicht, am Ende ist ein Multiplexer, der entscheidet, was nach TDO am Ende herausgelangt. --Sebi2020 (Diskussion) 22:46, 6. Aug. 2013 (CEST)

Spy Bi-Wire

Vielleicht sollte man im Artikel noch anmerken, daß es vom JTAG Protokoll eine von Texas Instruments serialisierte Version gibt, die es erlaubt Mikrocontroller die Spy Bi-Wire unterstützen (momentan hauptsächlich von Texas Instruments) anstatt mit 4 Pins wie bei JTAG üblich auf serialisiertem Wege mit nur 2 Pins zu programmieren und zu debuggen. --84.59.6.5 03:59, 21. Feb. 2011 (CET)