Kurzkanaleffekt / Kurzkanaleffekte

Unter Kurzkanaleffekten versteht man in der Mikroelektronik verschiedene Änderungen des elektrischen Verhaltens eines Metall-Isolator-Halbleiter-Feldeffekttransistors (MISFET) in Planartechnik, wie dessen Schwellspannung (englisch threshold voltage) in Abhängigkeit der Länge des leitfähigen Kanals. Die Ausnutzung dieser Effekte findet sich in der sogenannten Kurzkanaltechnik wieder. Darunter versteht man allgemein alle technologischen und konzeptionellen Maßnahmen zur Herstellung von MIS-Feldeffekttransistoren mit einem sehr kurzem Kanal.

Den geometrieabhängigen Einfluss auf das elektrischen Verhalten eines MIS-Feldeffekttransistors durch die Änderung der Kanalweite (Ausdehnung das Kanals senkrecht zur Source-Drain-Richtung), beispielsweise die Zunahme der Schwellspannung mit abnehmender Weite, fasst man unter dem Begriff Schmalkanaleffekte zusammen.

Ursache und Formen

In der Anfangsphase der Mikroelektronik lag die Kanallänge von Transistoren in integrierten Schaltungen (ICs) bei von zwischen 2–10 µm, wie heute noch bei Einzeltransistoren. Mit zunehmender Skalierung der ICs gelangte man ab ca. 1985 zu Kanallängen unterhalb von 2 µm, die man üblicherweise als „kurz“ bezeichnet. In diesem Bereich liegt die überwiegende Mehrzahl derzeit genutzter MIS-Feldeffekttransistoren in ICs in CMOS- als auch in anderen Schaltungstechniken, wobei die Transistorkanallänge der kleinsten Planartransistoren ca. 32 nm und kleiner beträgt. Diese Verkürzung der Kanallänge war und ist notwendig, um unter anderem die dynamischen elektrischen Eigenschaften zu verbessern (hoher Taktfrequenzen) oder den Flächenbedarf der Schaltungen zu senken (mehr Rechenleistung bei gleicher Chipgröße).

Wird die Länge $L$ des leitfähigen Kanals soweit verringert, dass sie sich um Bereich der Weite der Raumladungszonen ( $W_{\text{RLZ}}$ ) an den Grenzgebieten von Source oder Drain befindet, treten die sogenannten Kurzkanaleffekte auf, die Wichtigsten sind:

die Verschlechterung des Sättigungsverhalten aufgrund des sich stärker auswirkenden Kanallängenmodulation (engl. velocity saturation)
Einfluss der Raumladungszonen auf die Potentialbarriere
1. die Verringerung der Schwellspannung $U_{\text{th}}$ (sogenannter „Roll-off“ der Schwellspannung)
2. der zunehmende Einfluss der angelegten Drain-Source-Spannung $U_{\text{DS}}$ auf $U_{\text{th}}$ , die sogenannte „drainspannungsbedingte Potenzialbarriereabsenkung“ (engl. drain-induced barrier lowering, DIBL).
3. der Anstieg des Leckstroms von Drain nach Source, dem sogenannten Subthresholdstrom, siehe Unterschwelleneffekt.
→ erhöhte Gefahr des Durchgreifens (engl. punchthough) der Source-Drain-Spannung und damit Verlust der Transistorsteuerung über die Gate-Spannung

Einfluss auf das Sättigungsverhalten

Durch die stärker auswirkenden Kanallängenmodulation kommt es zu einer Verschlechterung des Sättigungsverhalten bzw. der Verringerung der Sättigungsgeschwindigkeit (engl. velocity saturation)

…

Verringerung & „Roll-off“ der Schwellspannung

Mit abnehmender Kanallänge reduziert sich die das Barrierepotential Φ_B, das ein Elektron auf dem Weg von Source zur Drain überwinden muss

Verringerung der Schwellspannung durch Überlagerung der RLZ vom S und D mit der RLZ unter dem Gate. --> Weniger Spannung für die Inversion im Kanal notwendig. Der Kanalbereich, der mit den kanalseitigen Raumladungszonen der pn-Übergänge überlappt, muss nicht erst kompensiert werden, um invertiert zu werden, da diese Zonen bereits im Zustand der Kompensation sind

drain-induced barrier lowering – DIBL

Als „drainspannungsbedingte Potentialbarrierenabsenkung“ (üblich in deutschsprachigen Texten ist auch die englische Bezeichnung drain-induced barrier lowering, DIBL) wird bei Kurzkanaltransistoren die elektrostatische Abhängigkeit der Schwellspannung von der Drain-Source-Spannung bezeichnet.^[1] Sie wird bei Transistoren mit „langen“ Kanälen nicht beobachtet. Der DIBL-Effekt zeigt sich vor allem im Unterschwellwertbereich und ist umso größer je kleiner der Kanal ist.

Im normalen Transistorbetrieb bei schwacher Inversion des Kanals stehen die Ladungsträger nahe dem Source-Gebiet einer kleinen Potentialerhöhnung gegenüber, die sie überwinden müssen, wenn sie in den Kanal gelangen wollen. Diese Potentialbarriere ist wichtig, um auch bei schwacher Inversion den Transistor im ausgeschalteten Zustand zu behalten. Bei Langkanaltransistoren wird diese Barriere im Wesentlichen durch die Gate-Source-Spannung bestimmt. Wird die Kanallänge jedoch immer kürzer steigt der wechselseitige Einfluss der beiden pn-Übergänge an Source und Drain aufeinander. Da die Raumladungszonen an den pn-Übergängen abhängig ist von der dort angelegten Spannung, führt eine Erhöhung der Drain-Source-Spannung $U_{\text{DS}}$ zu einer Ausweitung der drainseitigen Raumladungszone und beeinflusst somit das Potential unterhalb des Gates, so auch die Potentialbarriere in der Nähe des Source-Gebiets. Durch das Absenken der Barriere gelingt es nun den Ladungsträger leichter vom Source-Gebiet in den Kanal zu gelangen (sie werden von der Source injiziert), was zu einer niedrigeren effektiven Kanallänge und einer effektiv verringerten Schwellspannung $U_{\text{th}}$ entspricht, die aber nicht durch das Gate kontrolliert wird.

Leckstromverhalten

Vergleicht man das Banddiagramm^[2] eines Transistors mit „langem“ Kanal mit dem eines Transistors mit „kurzem“ Kanal in Richtung Source zu Drain, dann fällt auf, dass die Potentialbarrieren beim Transistor mit kürzerem Kanal sowohl schmäler als auch niedriger sind. Die Ursache liegt in dem zunehmenden Einfluss der Raumladungszonen auf der Source- und Drainsseite, die eine Art Neutralisierung der Gate- bzw. Bulkladung bewirken. Dieser Effekt wird zusätzlich durch den DIBL-Effekt verstärkt. Messbar wird der Effekt, wenn sich die Raumladungszonen beider pn-Übergänge berühren. Dabei zeigt sich unter anderem ein Anstieg des Leckstroms von Drain nach Source, dem sogenannten Subthresholdstrom (Stromfluss bei einer Gate-Spannung unterhalb der Schwellspannung).

→ gate-induced drain leakage (GIDL)

Bedeutung und technologische Gegenmaßnahmen

Wie bereits erwähnt werden heutzutage in den meisten integrierten Schaltungen Transistoren mit „kurzen“ Kanallängen eingesetzt. Kurzkanaleffekte spielen damit eine wesentliche Rolle bei der Modellierung und Entwurf heutiger Schaltkreise. Das wesentliche Problem dabei ist, dass mit dem zunehmenden Einfluss der Kurzkanaleffekt eine Reihe von Parametern und physikalischen Effekten beachtet werden müssen, die zuvor bei der Beschreibung des elektrischen Verhaltens die keine Rolle spielten. Darüber hinaus haben die veränderten physikalischen Verhältnisse nicht nur Einfluss auf das elektrische Verhalten sondern auch auf die Lebensdauer der Transistoren. All dies erschwert die Modellierung heutiger Transistoren sowie den Schaltkreisentwurf generell.

Die verwendeten Techniken, um gezielt Transistoren bzw. Transistorschaltungen mit kürzeren Kanallängen herzustellen werden unter der Bezeichnung Kurzkanaltechnik zusammengefasst. Dazu zählt zum einen die Skalierung des Transistors hinsichtlich seiner geometrischen als auch elektrischen Parameter, sodass die elektrische Belastung des Transistors sich nicht ändert, zum anderen Verkürzung des Kanals durch eine Änderung des Transistordesigns unter Beibehaltung der lateralen Abmessungen (siehe VMOS- und DMOS-Technik)

Die Skalierung ist aktuell das meist verwendete Konzept, da es sich einfach umsetzen lässt. Dabei ist es jedoch notwendig bestimmte Nebenbedingungen einzuhalten. So darf beispielsweise die kritische Feldstärken nicht steigen, da andernfalls zum Durchbruch des Gate-Oxids kommen könnte. Aus diesem Grund wurden in den letzten Jahrzehnten verschiedene technologische Maßnahmen eingeführt, die die Folgen der Kurzkanaleffekte und weiterer negative Effekte abmildern.

MOSFET-Struktur zeigt Sourece-/Drain-Erweiterungen und Halo-Implantaten

Noch fehlend:

Kontrolle von Leckströmen bei ausgeschalteten Transistoren
Design der n- bzw. p-Dotierprofile im Transistor zur Abmilderung der Kurzkanaleffekte
- Kanaldotierung (retrograde well?) → U_TH-Kontrolle
- Halo-Dotierung → Reduzierung des DIBL und Verhinderung der Überlappung der Raumladungszonen von Source und Drain
- ultradünne Source/Drain-Gebiete → geringere Leckströme
verschiedene Realisierungskonzepte (HMOS. HCMOS).

Zusammenhang mit weiteren Effekten

Lawinendurchbruch und heiße Ladungsträger (hot electron effect)
- Drain-Extension-Dotierung → Lightly-Doped Drain (LDD) → Abbau von elektrischen Feldspitzen
- Anti-Durchgriffdotierung
- Spacer → Verringerung der Überlappung von Gate-Elektrode und Soure- bzw. Drain-Gebiet → Veringerung von Gate-Leckströmen (Reduzierung von Tunnelströmen an der Gate-Kante) und Erhöhung des Kanalwiderstands

Literatur

Jörg Schulze: Konzepte siliziumbasierter MOS-Bauelemente. Springer, 2005, ISBN 978-3-540-23437-1, S. 75 (eingeschränkte Vorschau in der Google-Buchsuche).
Thomas Giebel: Grundlagen der CMOS-Technologie. Vieweg +Teubner, 2002, ISBN 978-3-519-00350-2, S. 81–82.

Einzelnachweise

↑ A. B. Bhattacharyya: Compact MOSFET Models for VLSI Design. John Wiley & Sons, 2009, ISBN 978-0-470-82343-9, S. 223 ff.
↑ vgl. Abbildung 4.32 in Holger Göbel: Einführung in Die Halbleiter-Schaltungstechnik. 2. Auflage. Springer, 2006, ISBN 978-3-642-20886-7, S. 130.

Kategorie:Mikroelektronik

en:short channel effect

[1] A. B. Bhattacharyya: Compact MOSFET Models for VLSI Design. John Wiley & Sons, 2009, ISBN 978-0-470-82343-9, S. 223 ff.

[2] vgl. Abbildung 4.32 in Holger Göbel: Einführung in Die Halbleiter-Schaltungstechnik. 2. Auflage. Springer, 2006, ISBN 978-3-642-20886-7, S. 130.

[1]

[2]

Benutzer:Cepheiden/Kurzkanaleffekte

Inhaltsverzeichnis