Diskussion:Metall-Oxid-Halbleiter-Feldeffekttransistor
| Zum Archiv |
Ampere als elektrische Ladungseinheit?
Bearbeiten"Allerdings ist zur Umladung der Gate-Kapazität ein teilweise erheblicher Lade- und Entladestrom notwendig – in der Leistungselektronik bis über 10 A."
Diese Aussage scheint so nicht sinnvoll zu sein, da sie keine Angabe über die tatsächlich nötige Ladung macht, sondern nur einen momentanen Stromwert nennt. ~ ToBeFree (Diskussion) 10:48, 16. Okt. 2018 (CEST)
- Der Wert wurde mittlerweile entfernt. --Cepheiden (Diskussion) 14:14, 31. Jul. 2022 (CEST)
LDMOS
BearbeitenDer Artikel ließt sich als ob LDMOS einfach eine Form von Leistungs FET wäre,
ABER LDMOS gehen bis in den GHz Bereich. LDMOS ist nicht einfach ein Transistor um Strom AN und AUS zu schalten um Motoren oder das Licht zu steuern.
RF Output Leistung pro Gate-Kapazität ist ~ 1W/pF ! Andere FETs haben mehrere nF Gatekapazität und erreichen bestenfalls 1MHz.
Offenbar braucht es eine Klassifizierung zur Anwendung damit klar wird warum es bestimmt Produkte gibt.
--Moritzgedig (Diskussion) 20:29, 30. Jul. 2022 (CEST)
- Naja, im Artikel steht schon etwas mehr Metall-Oxid-Halbleiter-Feldeffekttransistor#Lateraler_DMOS-FET und das kann auch gern erweitert werden. --Cepheiden (Diskussion) 13:41, 31. Jul. 2022 (CEST)
- Im Artikel steht übrigens auch nicht das LDMOS eine Form des Leistungs-FET ist. Wenn ich das doch überlesen haben sollte, sag bitte in welchem Abschnitt. --Cepheiden (Diskussion) 13:54, 31. Jul. 2022 (CEST)
Ich habe das Gefühl, dass hier VDMOS und LDMOS vermischt wurden. Beide können 100V und 100W aber nur LDMOS kann GHz Bereich. Schaltnetzteile im >100MHz Bereich sind mir unbekannt. --Moritzgedig (Diskussion) 07:31, 2. Aug. 2022 (CEST)
DMOS: Der Source Kontakt wird wie der Emitter des Bipolartransistor per Doppelimplantation erzeugt. In einer schwach n-Typ epitaxal Schicht befindet sich unter dem Source Kontakt eine kleine n-Wanne in einer größeren p-Wanne. Dort wo der Rand der p-Wanne an der Oberfläche liegt ist das isolierte Gate und der n-Inversionskanal. Der epitexale Drain-Bereich ist groß und in Nähe des Gates schwach dotiert, nur der Kontaktbereich ist stark dotiert.
Aber warum?
Der Abschitt muss erklären, dass es sich um eine Geometrie handelt und wie es beim LDMOS möglich ist, kleines Gate und hohe DS-Spannung zu vereinen.
Es muss klar werden warum, wozu man diese Kombination, Spezialisierung geschaffen hat. Welche Anwendungen profitieren oder werden möglich?
Mir bleibt unklar wo letztlich der Unterschied zwischen DMOS und DEMOS und MOS ist.
Aus den Wiki Artikeln wird mir nicht klar warum es DMOS gibt und warum LDMOS schneller ist.
Warum so und nicht anders? Offensichtlich geht planar MOSFET auch anders. Vielleicht liegt es auch vornehmlich am Fertigungsverfahren und hat wenig mit den elektrischen Eigenschaften zu tun.
Ein NPN bipolar junction epitaxial planar transistor hat fast denselben Aufbau wie ein n-Kanal LDMOSFET der Unterschied ist nur die Isolation des Gates anstelle des Kontakts der Basis.
Auch IGBT und VDMOS zeigen große Ähnlichkeit im Aufbau: Der Unterschied zwischen VDMOS und IGBT ist die Dotierung der Rückseite und im Detail genaue Form des Gates. Beim IGBT kann das Gate in das Bauteil hineinragen, während es beim VDMOS an der Oberfläche liegt. Beim UMOSFET entfällt dieser mögliche Unterschied zum IGBT.
Wenn sie sich alle so ähnlich sind, warum sind sie dann so unterschiedlich? Gemeinsamkeiten sind interessant aber wenn man mehrere Dinge nebeneinander stellt sind die Unterschiede das Wichtigste.
--Moritzgedig (Diskussion) 17:03, 2. Aug. 2022 (CEST)
- Hallo, ich bin etwas verwirrt von den ganzen Auflistungen
- 1) DMOS ist sehr unspezifisch, die abkürzung steht leider für mehrere Transistortypen mit zum Teil recht unterscheidlichem Aufabu. Was meinst du genau?
- 2) Ein LDMOS ist hier ein lateral double-diffused MOS, dieser ist ähnlich zu einem DEMOS (drain extended MOS). Es gibt sie in eine vertikalen und horzontalen (planaren) Versionen. [das ist ggf. das Misverständnis, das man im Artikel aufklären sollte] Ich denke beide Formen und jeweilige Subvarianten haben ganz unterschiedliche Characteristiken. Die laterarale/planare Version kann meines wissens aber keine 100 W aushalten. Das muss man schon also Vertikaltransistor mit anderem Design aufsetzen.
- 3) Im Wesentlichen sind bei beiden planaren Typen eine entsprechend ausgelegte Widerstandstrecke zwischen Drain und Kanal für den Spannungsabfall verantwortlich
- 4) Ein VDMOS (Vertical double-Diffused MOS) ist soweit, ich weiß, immer ein vertikale Leistungs-MOSFET
- 5) ein ein (vertikaler) NPN bipolar junction epitaxial planar transistor mag eine ähnliche Dotierungsreihenfolge haben wie ein vertikaler n-Kanal LDMOSFET, aber die Dotierungen, Breiten der Regionen und vor allem die Beschaltung und damit auch die grundlegende Wirkungsweise sind volkommen anders (Bipolar vs MOSFET).
- 6) Ja, der Aufbau der beschriebene Transistoren (egal welcher der hier genannten) sollte genauer beschrieben werden, da dies sonst verwirrt. Mir stellen sich hier auch ncoh viele Fragen, die auch in Fachbücher meist nicht beschrieben werden.
- Auch entsprechende Grafiken würden sicher helfen. Mir fehlt dazu aber leider die Zeit. -- Cepheiden (Diskussion) 23:49, 2. Aug. 2022 (CEST)
- Ist auch alles kompliziert. @Benutzer:Cepheiden: Währst Du zu einem Telefonat bereit?
- Man muss vieles unterscheiden (Absolute Größe, Geometrie, Dotierprofil, Grundmaterial, Materialkombination, Fertigung, parasitäre Bauteile, ...), auch was hier bei Wikip überhaupt sinnvoll/Ziel ist. Reale Produkte vereinen immer viele Aspekte. Ich "leide" daran, dass ich alle zwei Jahre wieder dasselbe "Rabbit-Hole" hinabsteige.
- Wenn Du es kritisch, konstruktiv begleitest, hätte ich die Zeit und Motivation etwas zu tun. Unter TU-Wien habe ich viel Gutes gefunden. --Moritzgedig (Diskussion) 09:39, 3. Aug. 2022 (CEST)
- Grundsätzlich kann man sich so abstimmen, einzig die Zeit fehlt mir. --Cepheiden (Diskussion) 22:48, 7. Aug. 2022 (CEST)
"ich bin etwas verwirrt von den ganzen Auflistungen"
- Ich auch, daher habe ich sie gemacht.
"DMOS ist sehr unspezifisch, die Abkürzung steht leider für mehrere Transistortypen mit zum Teil recht unterschiedlichem Aufbau. Was meinst du genau?"
- Mit DMOS meine ich nur die spezische Source Gate Anordnung und Herstellung im Kontext des FET.
"Ich denke beide Formen und jeweilige Subvarianten haben ganz unterschiedliche Charakteristiken."
- Ja? Welche? Steht nicht in Wiki.
"Die laterarale/planare Version kann meines wissens aber keine 100 W aushalten."
- Oh, doch. Natürlich nur durch Parallelschaltung, GaN oder SiC und Wasserkühlung. Das Militär macht Pulsbetrieb, da wird es noch mehr als in Basisstationen sein.
"Im Wesentlichen sind bei beiden Typen eine entsprechend ausgelegte Widerstandstrecke zwischen Drain und Kanal für den Spannungsabfall verantwortlich"
- Ja, und hier wird es knifflig zu Unterscheiden da es in der Realität immer Mischformen, Kombinationen sind. Ich würde mich daher am Begriff und Wortlaut orientieren und so viel wie möglich trennen. Ein LDMOS muss keine große Drain-Wanne haben, also sollte man nicht schreiben dass er sie hat, obwohl das in der Praxis immer der Fall sein wird.
4) Ein VDMOS (Vertical double-Diffused MOS) ist soweit, ich weiß, immer ein vertikale Leistungs-MOSFET 5) ein ein (vertikaler) NPN bipolar junction epitaxial planar transistor mag eine ähnliche Dotierungsreihenfolge haben wie ein vertikaler n-Kanal LDMOSFET, aber die Dotierungen, Breiten der Regionen und vor allem die Beschaltung und damit auch die grundlegende Wirkungsweise sind volkommen anders (Bipolar vs MOSFET).
- Was ich versuchte zu kommunizieren und scheiterte: Das was den DMOS als FET ausmacht teilt er mit dem BJT. Ohne Bilder kann ich mich hier wohl nicht besser verständlich machen.
"Mir stellen sich hier auch noch viele Fragen, die auch in Fachbücher meist nicht beschrieben werden."
- Das kann an dieser Stelle helfen. Es ist schließlich damit zu rechnen, dass es Allen so geht. --Moritzgedig (Diskussion) 21:25, 3. Aug. 2022 (CEST)
- a.) Die Verwirrung meinerseits über deine Auflistung, war eher so gemeint, dass ich denke das du bei LDMOS nur an vertikale Bauelemente denkst. Hier schaltet man viele Transistoren in einem größeren Verbund zusammen. Auch denke ich gibt es keine wirklich lateralen LDMOS in GaN oder SiC, denn diese sind meist mit anderen Schaltungen zusammen in einem Chip integriert und GaN/SiC-Bauelemente sind in der Regel diskrete (Leistungs-)Bauelemente oder? Bei lateralen Transistoren werden Gate, Source und Drain (Sowie meist auch Bulk) auf einer Seite (meist Vorderseite) des Substrates kontaktiert. Bei vertikalen ist meist Drain auf der Rückseite. (siehe auch Reliability Issues in High-Voltage Semiconductor Devices)
- b.) Was du bei DMOS mit "Source Gate Anordnung und Herstellung im Kontext des FET." meinst, verstehe ich nicht. EIn DMOS ist gekennzeichnet durch eine doppelte Diffision von entgegengesetzten Dotierunggstypen, so dass in eine eindiffundierte p-Wanne ein n+-Bereich erzeugt wird. Wo Source und Drain sind hast du glaube ich nicht beschrieben und wird mit dem Begriff auch nicht festgelegt. (siehe z.B. 2 Der DMOS-Transistor)
- c.) bzgl. den Subvarianten: Naja in der Wiki steht vieles nicht und mir ist bislang auch in Fachbüchern keine klare Klassifizierung unter gekommen; auch weil die Bücher in der Regel nie Hochspannungs- uns Leistungstransitoren gemeinsam thematisieren.
- Ich denke, wenn man hier weiter machen möchte sollte man erstmal eine Klassifizierungsbaum erstellen und diesen im Idealfall um schematische Querschnitte ergänzen. Dann ist klar welche Struktur gemeint ist.
- --Cepheiden (Diskussion) 23:07, 7. Aug. 2022 (CEST)
Diese Quelle dürfte mehrere Verwirrungen lösen. --Moritzgedig (Diskussion) 11:45, 10. Aug. 2022 (CEST)
- Hallo, ich weiß nicht genau worauf du genau anspielst (dass es auch Varianten im Akkumulationsmodus gibt ("AccuFET")?). Das Beispiel zeigt schön, dass das Prinzip in verschiedener Weise angewendet bzw. modifiziert werden kann und damit ganz unterschiedliche Eigenschaften erreicht werden können. --Cepheiden (Diskussion) 12:09, 13. Aug. 2022 (CEST)